Logiciel de synthèse logique RTL permettant de créer les circuits logiques de différents FPGA à partir de leur description en HDL. Le projet agglomère également des outils d’analyse de « bitstream » des principaux fabricants de FPGA afin de bénéficier d'outils complètement libres et ouverts en la matière.