un visualiseur d'onde analogique et numérique pouvant lire de nombreux formats de logs de signaux
Framalibre
Annuaire du Libre
Connexion utilisateur
Onglets principaux
![](https://old.framalibre.org/sites/default/files/styles/thumbnail/public/default_images/logiciel_4.png?itok=diq2E4bW)
Yosys
By Popolon
Suite Logiciele de synthèse logique RTL permettant de créer les circuits logiques pour différents FPGA (Achronix, Altera, Anlogic, Gowin, Lattice, MicroChip/Microsemi, Xilinx) à partir de leur description en HDL (Verilog-2005, peut convertir BLIF / EDIF/ BTOR / SMT-LIB / simple RTL, GHDL peut s'interfacer avec pour le VHDL, supporté également par (n)Migen et la modélisation par schéma IceStorm) Le projet agglomère également des outils d’analyse de « bitstream » des principaux fabricants de FPGA afin de bénéficier d'outils complètement libres et ouverts en la matière.
Alternative pour:
Version:
Logiciel en version stable (publié)
Langue:
Créateur(s):
Claire Xenia Wolf
Licence(s):