GTKWave

Popolon — Mon, 20 Nov 2023 13:09:41 +0000

Logo:

Texte descriptif:

un visualiseur d'onde analogique et numérique pouvant lire les formats de logs de signaux LXT, LXT2, VZT, FST et GHW, et également le fichiers standard de Verilog que sont VCD/EVCD.

Il est notamment utilisé dans le développement de processeurs via VLSI / FPGA, pour analyser le comportement du signal. Dans ce cadre, il parfaitement adapté à l'utilsiation de la suite de développement sur FPGA libre, Yosys.

Il peut être utilisé également dans les systèmes embarqués, que ce soit micro-contrôleurs ou SBC basés sur des microprocesseur, pour analyser les logs signaux échangés sur les port GPIO.

Voir sur Wikipédia

Lien officiel

Code source sur Sourceforge

Catégorie:

Disponible sur:

Langue:

Licence(s):

Licence Publique Générale GNU (GNU GPL)

Version:

Logiciel en version stable (publié)

Tags:

analyse

développement

FPGA

GPIO

signal

Capture d'écran:

Référencement interne:

GTKWave

Yosys

Popolon — Sat, 25 Dec 2021 23:44:08 +0000

Logo:

Texte descriptif:

Suite Logiciele de synthèse logique RTL permettant de créer les circuits logiques pour différents FPGA (Achronix, Altera, Anlogic, Gowin, Lattice, MicroChip/Microsemi, Xilinx) à partir de leur description en HDL (Verilog-2005, peut convertir BLIF / EDIF/ BTOR / SMT-LIB / simple RTL, GHDL peut s'interfacer avec pour le VHDL, supporté également par (n)Migen et la modélisation par schéma IceStorm) Le projet agglomère également des outils d’analyse de « bitstream » des principaux fabricants de FPGA afin de bénéficier d'outils complètement libres et ouverts en la matière.

Catégorie:

Disponible sur:

Langue:

Licence(s):